תיאור

Retym מחפשת מהנדס/ת VLSI בעל/ת ניסיון לתכנון מערכות תקשורת חדשניות וחתרניות מ-0. בתפקיד זה תהיו אחראים/ות לפתרון אתגרים אדריכליים מורכבים ולביצוע פרטים עדקים של implementation. נדרש ניסיון של לפחות 5 שנים בעיצוב ASIC/FPGA, שליטה חזקה ב-Verilog/System-Verilog, היכרות עם כלי סימולציה וממודיות Verification, וכן כושר עבודה בצוות עם יוזמה ותחושת ברירה לאפיקוריות. מיקום: רמת גן · עבודה מרחוק · משרה מלאה · מחלקה: Chip Design להגשת מועמדות: באתר החברה, דרך הכפתור למטה

פרטים

מיקום

רמת גן