תיאור

מהנדס/ת Pre-Silicon Verification בחטיבת ASICS Engineering בקוואלקום מחפש/ת להצטרף לפיתוח וויראיפיקציה של מוצרים מתקדמים בטכנולוגיות גבוהות. התפקיד כולל בניית סביבות בדיקה ברמת בלוק וקלאסטר, עבודה הדוקה עם צוותי Design ו-Architecture, וניצול של SystemVerilog UVM וFormal verification. נדרשים לפחות 4-5 שנות ניסיון בverification, כישורי SystemVerilog UVM חזקים, ואנגלית מעולה; ידע בFormal verification וניסיון עם מוצרי networking הם יתרון משמעותי. מיקום: הוד השרון · מחלקה: ASICS Engineering להגשת מועמדות: באתר החברה, דרך הכפתור למטה

פרטים

מיקום

הוד השרון