תיאור

מנהל צוות Verification בחברה ישראלית מובילה בתחום מערכות FPGA מתקדמות. התפקיד משלב ניהול צוות מהנדסים ו/ת ניסיונים עם עבודה טכנית יומיומית, כולל הגדרת אסטרטגיות אימות, פיתוח סביבות בדיקה מבוססות UVM ללוגיקה מורכבת, והנהלת התהליך בשלבי Block ו-System. המועמד/ת צריך/ה לבעלות תיאוריה בהנדסה חשמלית או תחום קרוב, 8+ שנים בתחום Verification Engineering עם שליטה ב-SystemVerilog ו-UVM, ניסיון מוכח בהנהלת צוותים ורקע שיטתי בפתוח FPGA. תפקיד ללידיות ניהוליות חזקות ויכולת ללמוד טכנולוגיות חדשות במהירות. מיקום: חולון · מחלקה: מודיעין ול"א להגשת מועמדות: באתר החברה, דרך הכפתור למטה

פרטים

מיקום

חולון