תיאור

אתה מתבקש להצטרף לצוות Front-End Design של Cisco Silicon One, המפתח שבבי עיבוד מתקדמים לתיק הניתוב של החברה. במסגרת התפקיד תכתוב וסוקר מפרטי micro-architecture, תיישם RTL בـ Verilog/SystemVerilog תוך עמידה בדרישות timing וביצועים, ותשתף פעולה עם צוותי verification וphysical design בכל שלבי הפיתוח. נדרש תואר ראשון או שני בהנדסה חשמלית, 8+ שנות ניסיון בעיצוב RTL, היכרות עם UVM וmethodologies של verification פונקציונלית, ובעדיפות גם ניסיון בCDC ובמודלים bit-exact. מיקום: קיסריה · משרה מלאה להגשת מועמדות: באתר החברה, דרך הכפתור למטה

פרטים

מיקום

קיסריה