תיאור

מהנדס/ת בכיר/ה בעיצוב RTL לשעונים בקבוצת SOC Clocks של NVIDIA, אחראי/ת להנהגה טכנית של פיתוח לוגיקת השעונים בשבבי networking של הדור הבא. התפקיד כולל עיצוב RTL מתקדם של PLL, מולטיפלקסרים, חלוקת תדר, reset synchronization וגתים לוגיים, בשיתוף פעולה הדוק עם צוותי Architecture, Verification, Physical Design ו-DFT. דרוש ניסיון של 8+ שנים בעיצוב RTL/Logic עם מספר שבבים שהגיעו ל-tape-out, שליטה עמוקה ב-Verilog/SystemVerilog ובעקרונות עיצוב שעונים וריסט, ויכולת הנהגה טכנית של אנשים וקואורדינציה בין צוותים. רקע בעיצוב עם שעונים ברמת SOC או ניסיון בעיצוב רשתות במהירות גבוהה יהוו יתרון משמעותי. מיקום: תל אביב · משרה מלאה להגשת מועמדות: באתר החברה, דרך הכפתור למטה

פרטים

מיקום

תל אביב