תיאור

מהנדס/ת RTL בקבוצת SOC Clocks בNVIDIA תהיה אחראי/ת על עיצוב ופיתוח מערכת השעונים והאיפוס של שבבי networking של הדור הבא, מ-spec ועד tape-out. התפקיד כולל כתיבת Verilog/SystemVerilog סינתזי, ניהול clock domain crossing, שיתוף פעולה עם צוותי micro-architecture וPhysical Design, ותמיכה בSoftware וemulation. דרוש תואר B.Sc/M.Sc בהנדסת חשמל או תכנה, 3+ שנות ניסיון בRTL/logic design עם שליטה חזקה בSynthesis ותזמון, ידע מעמיק בclocking concepts וexperience בקחת design מspec דרך verification ופיזיקלי. חשוב: יכולת עבודה בצוות וטכניקות design quality. מיקום: תל אביב · משרה מלאה להגשת מועמדות: באתר החברה, דרך הכפתור למטה

פרטים

מיקום

תל אביב