תיאור

Astera Labs משקיעה במרכז R&D בישראל לפיתוח שבבים מתקדמים הפותרים בק病병병병병병病병병病בעיות קישוריות בתשתיות AI בקנה מידה גלובלי. אנו מחפשים מהנדס/ת ASIC בדרגת Staff או Principal שיוביל את עיצוב בלוקים דיגיטליים מורכבים מהגדרה ראשונית דרך RTL ועד לשלבי ביצוע. המשרה דורשת ניסיון של 5+ שנים בעיצוב לוגיקה בחברות סמיקונדקטור, שליטה ב-Verilog/SystemVerilog, והבנה עמוקה של עקרונות עיצוב דיגיטלי וכלים לניתוח תזמון וצריכת חשמל. תואר שני, ידע בפרוטוקולים DDR ו-PCIe וניסיון בממשקי סדרתיים מהירים יהיו יתרון משמעותי. מיקום: תל אביב · מחלקה: Design Engineering CCE2 להגשת מועמדות: באתר החברה, דרך הכפתור למטה

פרטים

מיקום

תל אביב