תיאור

מהנדס/ת DFT ב-Astera Labs תהיה אחראית לפיתוח ויישום אסטרטגיות Design-for-Testability לפלטפורמות חיבור דור הבא, מ-ארכיטקטורה ראשונית דרך יישום ב-backend ותמיכה לאחר הייצור. התפקיד כולל תכנון ארכיטקטורות DFT מורכבות כולל JTAG/iJTAG, MBIST ו-Scan, אופטימיזציה של דפוסי בדיקה, ניתוח STA וסימולציות gate-level. דרוש בעל תואר ראשון בהנדסת חשמל וניסיון של 4+ שנים בתפקידי DFT בחברות semiconductors, עם שליטה בכלים ותכנות (Tcl, Perl, Python). תפקיד בסיום ארצי חדש עם הזדמנות לבנות מתודולוגיות עולם-קלאסיות ולעבוד בצוות גלובלי. מיקום: תל אביב · מחלקה: Silicon Engineering CCE2 להגשת מועמדות: באתר החברה, דרך הכפתור למטה

פרטים

מיקום

תל אביב