SOC Clocks RTL Design Engineer
Description
מהנדס/ת RTL בקבוצת SOC Clocks בNVIDIA תהיה אחראי/ת על עיצוב ופיתוח מערכת השעונים והאיפוס של שבבי networking של הדור הבא, מ-spec ועד tape-out. התפקיד כולל כתיבת Verilog/SystemVerilog סינתזי, ניהול clock domain crossing, שיתוף פעולה עם צוותי micro-architecture וPhysical Design, ותמיכה בSoftware וemulation. דרוש תואר B.Sc/M.Sc בהנדסת חשמל או תכנה, 3+ שנות ניסיון בRTL/logic design עם שליטה חזקה בSynthesis ותזמון, ידע מעמיק בclocking concepts וexperience בקחת design מspec דרך verification ופיזיקלי. חשוב: יכולת עבודה בצוות וטכניקות design quality. מיקום: תל אביב · משרה מלאה להגשת מועמדות: באתר החברה, דרך הכפתור למטה
Details
Location
false
Location
Тель-Авив
SOC Clocks RTL Design Engineer
This role is published on NVIDIA's own site. You apply there; our part is getting it seen.
Apply on the company siteСпросить об объявленииSource
This listing was collected from a public external source. To contact the poster, visit the original post.
Original page at nvidia.wd5.myworkdayjobs.com