Инженер ASIC Design уровня Staff / Principal
Description
Astera Labs инвестирует в центр R&D в Израиле для разработки передовых микросхем, решающих проблемы подключения в инфраструктуре AI в глобальном масштабе. Мы ищем инженера/инженера ASIC уровня Staff или Principal, который будет руководить проектированием сложных цифровых блоков от начального определения через RTL до этапов реализации. Должность требует опыта 5+ лет в проектировании логики в компаниях полупроводниковой промышленности, владения Verilog/SystemVerilog и глубокого понимания принципов цифрового проектирования и инструментов для анализа синхронизации и потребления энергии. Магистерская степень, знание протоколов DDR и PCIe, а также опыт работы с быстрыми последовательными интерфейсами будут значительным преимуществом. Месторасположение: Тель-Авив · Отдел: Design Engineering CCE2 Подача заявки: на сайте компании, используя кнопку ниже
Details
Location
false
Location
Тель-Авив
Инженер ASIC Design уровня Staff / Principal
This role is published on Astera Labs's own site. You apply there; our part is getting it seen.
Apply on the company siteСпросить об объявленииSource
This listing was collected from a public external source. To contact the poster, visit the original post.
Original page at job-boards.greenhouse.io