Description

Инженер/ка DFT в Astera Labs будет отвечать за разработку и реализацию стратегий Design-for-Testability для платформ подключения следующего поколения, от первоначальной архитектуры через реализацию в backend и поддержку после производства. Роль включает проектирование сложных архитектур DFT, включая JTAG/iJTAG, MBIST и Scan, оптимизацию тестовых паттернов, анализ STA и симуляции gate-level. Требуется степень бакалавра в области электротехники и опыт 4+ лет на должностях DFT в компаниях semiconductors, с владением инструментами и программированием (Tcl, Perl, Python). Позиция в новом региональном офисе с возможностью построить методологии мирового уровня и работать в глобальной команде. Месторасположение: Тель-Авив · Отдел: Silicon Engineering CCE2 Подача заявки: на сайте компании по кнопке ниже

Details

Location

Тель-Авив