Junior Verification Engineer
Description
מהנדס/ת אימות בעלי/ת ניסיון מעט מחפשת צוות Design Verification ב-Altera לעבודה על טכנולוגיית SerDes בעלת ביצועים גבוהים, המשמשת בתקשורת נתונים במהירויות של עשרות ל-100 ג'יגהביט לשנייה ויותר. התפקיד כולל אימות של IP מעורבב-אות מורכב, תיקוף נתיבי DSP ואימות משותף של firmware וחומרה, תוך שימוש בכלי עזר מודרניים. נדרשת תואר ראשון בהנדסת חשמל, הנדסת מחשבים או מדעי המחשב עם הבנה איתנה בעיצוב דיגיטלי וארכיטקטורה, כשעדיפות ניתנת לניסיון בـ SystemVerilog, UVM או Python. מיקום: ירושלים · משרה מלאה להגשת מועמדות: באתר החברה, דרך הכפתור למטה
Details
Location
false
Location
Jérusalem
Junior Verification Engineer
This role is published on Altera's own site. You apply there; our part is getting it seen.
Apply on the company sitePoser une questionSource
This listing was collected from a public external source. To contact the poster, visit the original post.
Original page at altera.wd1.myworkdayjobs.com