ASIC Design Engineering Technical Leader
Description
אתה מתבקש להצטרף לצוות Front-End Design של Cisco Silicon One, המפתח שבבי עיבוד מתקדמים לתיק הניתוב של החברה. במסגרת התפקיד תכתוב וסוקר מפרטי micro-architecture, תיישם RTL בـ Verilog/SystemVerilog תוך עמידה בדרישות timing וביצועים, ותשתף פעולה עם צוותי verification וphysical design בכל שלבי הפיתוח. נדרש תואר ראשון או שני בהנדסה חשמלית, 8+ שנות ניסיון בעיצוב RTL, היכרות עם UVM וmethodologies של verification פונקציונלית, ובעדיפות גם ניסיון בCDC ובמודלים bit-exact. מיקום: קיסריה · משרה מלאה להגשת מועמדות: באתר החברה, דרך הכפתור למטה
Details
Location
false
Location
Césarée
ASIC Design Engineering Technical Leader
This role is published on Cisco's own site. You apply there; our part is getting it seen.
Apply on the company sitePoser une questionSource
This listing was collected from a public external source. To contact the poster, visit the original post.
Original page at cisco.wd5.myworkdayjobs.com