Traduction de la page en français… cela peut prendre quelques secondes.
Traduction de la page en français… cela peut prendre quelques secondes.
Senior Chip Design Verification Engineer
NVIDIA מחפשת מהנדס/ת אימות עיצוב שבבים בכיר להצטרף לצוות Networking Silicon, המפתח התקני תקשורת בעלי מהירות גבוהה עם תפוקה מקסימלית והשהיה מינימלית. תהיו חלק מצוות משולבת של עיצוב ואימות המפתחת Phy Layer IP, כולל בניית מודלים רeferenčních, הדמיות וסימולציות של בלוקי שבב. נדרשות לפחות 5 שנות ניסיון בעבודה עם RTL Frontend ASIC, יכולות חזקות בדיבוג וניתוח בעיות, ודיוק בעבודה בצוותים רב-משימתיים. ידע ב-Verilog או Specman יהיה לבחירה חיובית. מיקום: תל אביב · משרה מלאה להגשת מועמדות: באתר החברה, דרך הכפתור למטה
Company
NVIDIA
Tel Aviv
This role is published on NVIDIA's own site. You apply there; our part is getting it seen.
Apply on the company siteWant up to 3 matching jobs by mail every morning? Paste your CV.Poser une questionThis listing was collected from a public external source. To contact the poster, visit the original post.
Original page at nvidia.wd5.myworkdayjobs.com