Description

Un ingénieur/une ingénieure DFT chez Astera Labs sera responsable du développement et de la mise en œuvre de stratégies Design-for-Testability pour les plates-formes de connectivité de nouvelle génération, de l'architecture initiale à la mise en œuvre backend et au support post-production. Le poste implique la conception d'architectures DFT complexes incluant JTAG/iJTAG, MBIST et Scan, l'optimisation des motifs de test, l'analyse STA et les simulations au niveau des portes. Requis : diplôme de premier cycle en génie électrique et 4+ ans d'expérience dans des postes DFT dans des entreprises de semiconducteurs, avec maîtrise des outils et de la programmation (Tcl, Perl, Python). Poste dans une nouvelle équipe nationale avec l'opportunité de construire des méthodologies de classe mondiale et de travailler au sein d'une équipe mondiale. Localisation : Tel Aviv · Département : Silicon Engineering CCE2 Pour postuler : sur le site Web de l'entreprise, via le bouton ci-dessous

Details

Location

Tel Aviv