Senior Design Verification Engineer- Haifa, Hod Hasharon, Ramat Gan
Description
מהנדס/ת אימות עיצוב בכיר בקבוצת Peripheral IP של Qualcomm, אחראי/ת על אימות IP ותת-מערכות משולבות ב-SoC מורכבים למערכות Snapdragon. התפקיד כולל בניית וניהול סביבות אימות UVM/SystemVerilog עם בדיקות constrained-random ודריסת coverage, ותעד end-to-end מתכנון לסגירת coverage. נדרשות 5+ שנות ניסיון ב-Design Verification עם SystemVerilog ו-UVM, הבנה עמוקה של ארכיטקטורות SoC/IP, וכישורי סקריפטינג בPython וLinux. יתרון לעמודים בניסיון ב-IP חיבור מהירות כמו USB ו-PCIe, ופוטנציאל להתפתחות לתפקיד ניהולי או מנטורינג. מיקום: חיפה · מחלקה: ASICS Engineering להגשת מועמדות: באתר החברה, דרך הכפתור למטה
Details
Location
false
Location
Haifa
Senior Design Verification Engineer- Haifa, Hod Hasharon, Ramat Gan
This role is published on qualcomm's own site. You apply there; our part is getting it seen.
Apply on the company siteAsk about this listingSource
This listing was collected from a public external source. To contact the poster, visit the original post.
Original page at careers.qualcomm.com