Senior Asic Design - Cisco Silicon One
אתם מוזמנים להצטרף לצוות Front-End Design של Cisco Silicon One, שבו תעבדו על פיתוח שבבים מתקדמים בקנה מידה גלובלי. בתפקיד זה תכתבו ותבדקו מפרטי micro-architecture, תממשו RTL בעזרת Verilog/SystemVerilog תוך התאמה לדרישות timing וביצועים, ותשתפו פעולה עם צוותי verification ו-physical design לסגירת issues קריטיים. נדרש תואר ראשון או שני בהנדסת חשמל מאוניברסיטה מובילה, ניסיון בעיצוב RTL וידע ב-UVM; יתרון משמעותי להיכרות עם CDC, MATLAB ו-mixed-signal systems. מיקום: קיסריה · משרה מלאה להגשת מועמדות: באתר החברה, דרך הכפתור למטה
Company
Cisco
Caesarea
This role is published on Cisco's own site. You apply there; our part is getting it seen.
All open roles at Cisco →Apply on the company siteWant up to 3 matching jobs by mail every morning? Paste your CV.Ask about this listingThis listing was collected from a public external source. To contact the poster, visit the original post.
Original page at cisco.wd5.myworkdayjobs.com