Senior Chip Design Verification Engineer, Port IP Group
Description
NVIDIA מחפשת מהנדס/ת אימות עיצוב שבבים בכיר להצטרף לצוות ה-Port IP Group, המפתח התקנים coммуникация בעלי throughput גבוה וlatency נמוך. התפקיד כולל תכנון ואימות יחידות RTL עבור Switch silicon, GPU ו-HCA בהתאם למפרטים ארכיטקטוניים תוך התחשבות באילוצי כוח, שטח וביצועים. נדרשת תואר בהנדסה חשמלית או מחשבים עם ציונים גבוהים או ניסיון שקול, בתוספת לפחות 5 שנות ניסיון בעבודה עם RTL verification. יתרון למועמדים עם ניסיון בfull ו-cluster-level verification, ידע בSpecman ו-Verilog, וברקע networking. מיקום: תל אביב · משרה מלאה להגשת מועמדות: באתר החברה, דרך הכפתור למטה
Details
Location
false
Location
Tel Aviv
Senior Chip Design Verification Engineer, Port IP Group
This role is published on NVIDIA's own site. You apply there; our part is getting it seen.
Apply on the company siteAsk about this listingSource
This listing was collected from a public external source. To contact the poster, visit the original post.
Original page at nvidia.wd5.myworkdayjobs.com