ገጹ ወደ አማርኛ እየተተረጎመ ነው… ጥቂት ሰከንዶች ሊወስድ ይችላል።
ገጹ ወደ አማርኛ እየተተረጎመ ነው… ጥቂት ሰከንዶች ሊወስድ ይችላል።
Verification Engineer
מהנדס/ת אימות מחפש/ת להצטרף לצוות R&D של abra ולעבוד על פרויקטים מתקדמים בתחומי FPGA Verification, עיבוד אותות ובקרה. התפקיד דורש ניסיון של 3+ שנים בתחום האימות כולל עבודה עם UVM ו-SystemVerilog, בנייה של סביבות אימות ברמות בלוק וחיפ שלם, ודיבוג RTL מבלוק ועד לרמת מערכת. נדרשת שליטה בכתיבת סקריפטים (Python, TCL, Bash), עבודה בסביבת Linux, וניסיון עם כלי סימולציה כמו Questa; תואר בהנדסה חשמל או מדעי מחשב יהווה יתרון. מיקום: בישראל, העיר לא צוינה. כדאי לבדוק מול המעסיק · משרה מלאה · מחלקה: Professional Services להגשת מועמדות: באתר החברה, דרך הכפתור למטה
Company
abra
All Israel
This role is published on abra's own site. You apply there; our part is getting it seen.
Apply on the company siteWant up to 3 matching jobs by mail every morning? Paste your CV.ስለ ማስታወቂያው ይጠይቁThis listing was collected from a public external source. To contact the poster, visit the original post.
Original page at comeet.com