
Senior Analog Layout Design Engineer
Description
צוות ה-Analog Layout של NVIDIA מחפש מהנדס/ת בכיר/ה שיתכננו את הפיזור של מעגלים מעורבים בעלי ביצועים גבוהים כמו PLL, SerDes ו-I/O במימדים תת-מיקרוני בטכנולוגיות FinFET מתקדמות תוך שימוש בכלי Cadence. התפקיד כולל תכנון פריסה, עיצוב custom ובדיקות EM/IR לשילוב במוצרי VLSI יחד עם צוותי ASIC ומעגלים מעורבים. נדרש ניסיון של 8 שנים לפחות בעבודות Mask Analog Layout, ידע עמוק בטופולוגיות CMOS תת-מיקרוני כמו Op-Amps וממירים, שליטה בכלי Cadence Virtuoso והיכרות עם כלי DRC/LVS כמו Calibre ו-ICV. יתרון משמעותי לבעלי כישורים בפايתון ויכולת התאמת כלים להרצות בדיקה. מיקום: יקנעם · משרה מלאה להגשת מועמדות: באתר החברה, דרך הכפתור למטה
Details
Location
false
Location
ዮቅነዓም
Senior Analog Layout Design Engineer
This role is published on NVIDIA's own site. You apply there; our part is getting it seen.
Apply on the company siteስለ ማስታወቂያው ይጠይቁSource
This listing was collected from a public external source. To contact the poster, visit the original post.
Original page at nvidia.wd5.myworkdayjobs.com