Description

በ Astera Labs ኩባንያ ውስጥ ከፍተኛ የዲዛይን ማረጋገጫ ኢንጂነር ለዓለም AI መሠረተ ልማት የሚሆኑ ASIC ቺፖችን ለማረጋገጥ የላቁ አካባቢዎችን ያዘጋጃሉ። ሚናው SystemVerilog እና UVM ን በመጠቀም በአሃድ እና ንዑስ ስርዓት ደረጃ testbenches ማዘጋጀትን፣ ዝርዝር የማረጋገጫ ፕሮግራሞችን መተግበርን እና የተግባር ሽፋን ሞዴሎችን መትከልን ያካትታል። እጩው ውስብስብ ዲጂታል ዲዛይኖች ውስጥ ሳንካዎችን ለማግኘትና ለመፍታት ከዲዛይን ኢንጂነሮች ጋር በቅርበት ይሠራሉ። በኤሌክትሪካል ኢንጂነሪንግ ወይም በተዛማጅ መስክ የመጀመሪያ ዲግሪ፣ የዲጂታል ሎጂክ እውቀት፣ በፕሮግራሚንግ (C/C++ ወይም Python) ብቃት እና ከ Verilog ወይም SystemVerilog ጋር መሠረታዊ ትውውቅ ያስፈልጋሉ። አካባቢ: Tel Aviv · ክፍል: ASIC Engineering ለማመልከት: የኩባንያውን ድህረ ገጽ ይጎብኙ፣ ከታቹ ያለውን ቁልፍ ይጠቀሙ

Details

Location

ቴል አቪቭ