Description

DFT መሐንዲስ/ት በ-Astera Labs ለሚቀጥለው ትውልድ የማገናኛ መድረኮች Design-for-Testability ስልቶችን ከመጀመሪያ አርክቴክቸር ጀምሮ በ-backend ትግበራ እና ከምርት በኋላ ድጋፍ ድረስ የማዘጋጀትና የመተግበር ሃላፊነት ይኖርበታል። ሚናው JTAG/iJTAG፣ MBIST እና Scan ጨምሮ ውስብስብ DFT አርክቴክቸሮችን ማቀድ፣ የፈተና ቅጦችን ማመቻቸት፣ STA ትንተና እና gate-level ሲሙሌሽኖችን ያካትታል። የኤሌክትሪካል ምህንድስና የመጀመሪያ ዲግሪ እና በ-semiconductors ኩባንያዎች ውስጥ 4+ ዓመት የ-DFT ልምድ፣ እንዲሁም በመሳሪያዎችና በፕሮግራሚንግ (Tcl, Perl, Python) ጥሩ ችሎታ ያለው ሰው ይፈለጋል። የዓለም ደረጃ ዘዴዎችን ለመገንባት እና በዓለም አቀፍ ቡድን ውስጥ ለመሥራት ዕድል ያለው አዲስ ቦታ ነው። አካባቢ: Tel Aviv · ክፍል: Silicon Engineering CCE2 ለማመልከት: የኩባንያውን ድረ-ገጽ ይጎብኙ፣ ከታቹ ያለውን ቁልፍ ይጠቀሙ።

Details

Location

ቴል አቪቭ