Functional Verification Engineer - Applied ML
Description
מהנדס/ת Functional Verification בתחום Applied ML בחברת Cadence תיסוב בפיתוח פתרונות AI חדשניים עבור אימות שבבים בשלב pre-silicon. התפקיד כרוך בשילוב של טכניקות ML עם מתודולוגיות אימות מסורתיות כמו Formal Verification ו-UVM, תוך עבודה עם LLMs וכלים מתקדמים של EDA. נדרשת ניסיון של לפחות 3-4 שנים בעבודה עם שיטות אימות ASIC, שליטה חזקה ב-System Verilog ו-Python, ויכולת debug מעמיקה עם כלים תעסוקתיים. תפקיד זה משלב בין הנדסת אימות דיגיטלית מסורתית לבין חזון עתידני של AI אוטונומי המשפר את תהליכי עיצוב השבבים. מיקום: פתח תקווה · משרה מלאה להגשת מועמדות: באתר החברה, דרך הכפתור למטה
Details
Location
false
Location
بتاح تكفا
Functional Verification Engineer - Applied ML
This role is published on Cadence's own site. You apply there; our part is getting it seen.
Apply on the company siteاسأل عن الإعلانSource
This listing was collected from a public external source. To contact the poster, visit the original post.
Original page at cadence.wd1.myworkdayjobs.com