Chip Design Verification Engineer
Description
מהנדס/ת אימות עיצוב שבבים בNVIDIA יצטרפו לצוות מתודולוגיות עיצוב השבבים, שאחראי על פיתוח קוד אימות משותף, מתודולוגיות חדשניות וטכנולוגיות חדשות. התפקיד כולל פיתוח פתרונות אימות ברי-שימוש בכל הצוות, שיתוף פעולה עם צוות אוטומציית עיצוב וספקי EDA, הגדרת טווח אימות וקביעת תשתית אימות איכותית. נדרשת תואר ראשון בהנדסת חשמל או מדעי מחשב, 3+ שנות ניסיון בתחום וחשיפה לכלים של עיצוב ואימות. יתרון משמעותי לעמידה בחזית הטכנולוגיה: ניסיון בـ System Verilog UVM, הבנה של כלי סימולציה ויכולת בנייה וניפוי של test benches. מיקום: יקנעם · משרה מלאה להגשת מועמדות: באתר החברה, דרך הכפתור למטה
Details
Location
false
Location
يوكنعام
Chip Design Verification Engineer
This role is published on NVIDIA's own site. You apply there; our part is getting it seen.
Apply on the company siteاسأل عن الإعلانSource
This listing was collected from a public external source. To contact the poster, visit the original post.
Original page at nvidia.wd5.myworkdayjobs.com