Senior Full Chip Layout and Physical Verification CAD Engineer
Description
NVIDIA מחפשת מהנדס/ת בכיר/ה לתכנון פיזיקלי מלא של שבבים וידוד פיזיקלי בצוות ה-Networking Silicon שלנו. תפקידך יכלול פיתוח מתודולוגיות עיצוב פיזיקלי, ניהול תהליכי Physical Verification ותמיכה בפרויקטי Tapeout של שבבי תקשורת בעלי ביצועים גבוהים. נדרשים לפחות 5+ שנות ניסיון בעבודה מעשית עם Full-chip Layout ו-Physical Verification, בקיאות עמוקה ב-DRC/LVS/ANT/ERC/DFM, שליטה בכלים כמו Synopsys (ICC2/ICV), Cadence (Innovus) ו-Calibre, ויכולת תכנות ב-Python, Tcl ו-Shell. מהנדס/ת בעל/ת חשיבה יצירתית, יכולת למידה עצמית וכישורי עבודה משותפת מצוינים יתאימו לתפקיד זה. מיקום: יקנעם · משרה מלאה להגשת מועמדות: באתר החברה, דרך הכפתור למטה
Details
Location
false
Location
يوكنعام
Senior Full Chip Layout and Physical Verification CAD Engineer
This role is published on NVIDIA's own site. You apply there; our part is getting it seen.
Apply on the company siteاسأل عن الإعلانSource
This listing was collected from a public external source. To contact the poster, visit the original post.
Original page at nvidia.wd5.myworkdayjobs.com